PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-051878

(43)Date of publication of application: 14.03.1986

(51)Int Ol.

H01L 29/78 G02F 1/133 G09F 9/30 H01L 27/12

(21)Application number: 59-173848

(71)Applicant:

SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

21.08.1984

(72)Inventor:


SHINPO MASAFUMI

(54) MANUFACTURE OF THIN-FILM TRANSISTOR

(57)Abstract:

PURPOSE: To obtain an excellent contacting section by continuously depositing a gate insulating film, a high-resistance semiconductor film, a low-resistance semiconductor film and a conductive film on the low-resistance semiconductor film as required without being exposed in an oxidizing atmosphere such as atmospheric air and selectively forming source-drain electrodes

CONSTITUTION: A gate electrode 2 is shaped selectively onto an insulator substrate 1. A gate insulating film 3, a high-resistance a-Si:H film 4. a low-resistance a-Si:H film 20 and a conductive film 30 consisting of a metal are formed continuously without being exposed in an oxidizing atmosphere such as atmospheric air. A nitride film (Si-NX) as the gate insulating film 3 from a mixed gas of SiH4 and NH3, the high-resistance a- Si:H film 4 by using SiH4 and the N+ a-Si:H film 20 from a mixed gas of PH3 and SiH4 are deposited continuously without breaking a vacuum in the same chamber in a device such as a plasma CVD device. The conductive film 30, the low-resistance a-Si film 20 and the high-resistance a-Si film 4 are left insularly through one-time mask process Drainsource electrode wirings 15, 16 are formed selectively, and the exposed conductive film 30 and the low-resistance a-Si film 20 are removed selectively while using the electrode wirings 15, 16 as at least one parts of masks, thus shaping a drain electrode 5 and a source electrode 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

® 日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭61-51878

@公開 昭和61年(1986)3月14日 广内整理番号 識別記号 @Int_Cl.4 8422-5F 29/78 1/133 9/30 H 01 L D-8205-2H 6615-5C 118 G 02 G 09 F F (全4頁) 発明の数 1 審査請求 未請求 27/12 H 01 L

❸発明の名称 薄膜トランジスタの製造方法

②特 願 昭59-173848

愛出 願 昭59(1984)8月21日

⑫発 明 者 新 保

雅文

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 会社内

⑪出 顋 人 セイコー電子工業株式

東京都江東区龟戸6丁目31番1号

会社

の代 理 人 弁理士 最 上 務

明 相 型

張明の名称

郡 旋トランシスタの製造方法

特許顕求の範囲

 の一部を提出する部で工程とから成る薄膜トラン シスタの製造方法。

- (2) 前記節 2 工程において前記導電設が、低抵抗 半導体環膜とその上の高融点金級設または透明準 電膜の少たく共2 陥から成り、両者が敵化性芽盟 気にさらすことなく連続的に堆積されることを特 散とする特許翻求の範囲第1項記載の確膜トラン ジスタの製造方法。
- (8) 前記部 6 工程において表面保護膜の一部に選 光膜を形成するととを特徴とする特許請求の範囲 第 1 項または第 2 項記載の海膜トランジスタ製造 方法。

発明の詳細を説明

(遊袋上の利用分野)

本発明は、性能の改善された確認トランジスタ の製造方法に関するものである。

(従来の技術)

非品質シリコン(αー Bi)や多結品シリコン(P-Bi)等の半導体班級を用いた海膜トランジスタ

時開始61-51878(2)

(TPT)は、液晶設示装置などに応用されつつ ある。TPTの構造として程々あるが、 第2図(a) ~何にはその代安例である、いわゆる逆スメガー 構造TPTの従来製造工程例を4一8(膜を用い た例で説明する。年2回回には、ガラス等の絶疑 面を示す。 第2 図(b)では、ゲート 勘録版 3 (例え は盥化膜)。 α — 8 ;膜 4 を連続的に推覆し、 α - B i 膜 4 を選択エッチする。 訊 2 図(a)では、フ イールド絶級版?(例えば BiOz)を堆積後、ソー ス・ドレインコンタクトを聞孔した状態を示す。 図示してないが、とのとき同時にゲートコンメク トも開孔する。第2図例では、例えばn^ta-Bi膜石 , 25 と A & 等の金銭膜15 , 16 を堆積し、選択エッ チによりドレイン・ソース促復5,6を形成して 完成する。必要に応じ、さらに表面保護額や遮光 膜を形成する。

(発明が解決しよりとする問題点)

解2図(a)~図の従来製造方法においては、 n⁺a -8; 図25, 25の地段的にマスク工程を経るために

気にさらすことなく連続的に堆積し、その後ソース・ドレイン電極を選択的に形成する工程をとる ことにより、上記の問題点を解決している。 (実施例)

本発明を図面を用い以下に許述する。 新1図(4) ~(a) は本発明による『『『の製造工程に沿った斯 面図であり、 a-8i TFT について説明する。 餌 1 図向は、ガラス、石英、セラミックス、絶殺物コ ートされた日(や金属などの絶疑物基板1上に、 ゲート電極2を選択的に形成した断面である。ゲ → ト電框2としては Cr.No.W.A.6.Ta 等の金属やそ れらの硅化物,不統物旅加されたp-8.答も用いら れる。 第 1 図 (b) は、 ゲート 絶 段 段 3 , 高 抵 抗 a-8 i :日膜4,低抵抗 a-8i: 日膜20,金具等の得電膜 30を大気などの酸化性整瓣気にさらすととなく連 統的に形成した断面である。例えば、プラズマ^C ▼D装置において同一チャンパー内で真空をやぶ るととなく、Bill.とNH:の混合ガスからゲート剤 緑旋8として盘化旋(8iBz)、8iB4を用いて高抵 抗 a-8i:日殿4 , PH,と8iH,の混合ガスから n⁺a-8i a-B: 膜4 の鉱出した設面には自然酸化膜を生じてしまり。 H P 水形液等で除去できるが、やはり大気にさらずため設面には酸素やその化合物がつきやすいし、他の不認物も付着しやすい。 そのため、このT P T にはソース・ドレインとチャンネル側に抵抗を有してしまい、本来の特性が得られなかった、同様なことは、 B⁺a-S: 膜25, 26 と金銭膜15, 16 の界面についてもいえる。

以上の様に、従来の製造方法では、ソース・ドレイン間とチャンネル間に抵抗が入ってしまい、本来のオン塩征・周旋数特性が得られなかった。 さらに、マスク工程数が5~6回と多いことも問題であった。

本発明は、上記のコンタクト部を改良する製造方法を提供するもので、製造工程も簡単なものである。

(問題点を解決するための手段)

本発明だよるTFTの製造方法では、ゲート総数度、高抵抗半導体膜、低抵抗半導体膜、低抵抗半導体膜、さらに必要に応じその上の再位與を大気等の酸化性雰囲

: 耳膜20を連続的に堆積することができる。また は、インライン型のチャンパーを有したブラズマ CVD装置を用い、各チャンパーで上記の既を連 脱的化形成できるし、スペンタまたは蒸産室も付 加すれば排化版30も大気に出すことなく、連絡的 K 堆積できる。ゲート絶数数8として SiBsの値に BiOsや、それらの多用膜も用いるととができる。 高抵抗 a-8i 段4 として BiF。 を用いた a-Si:Ftた は a-8i:11:17 中、微結晶 a-5i膜6 巡用できる。低 抵抗 a-8i與20名冏探であり、他の不純物も添加で きる。详็履区30としては、 Cr,W,Mo,Ta容の両駁点 金殿ヤモの陸化物、またはITOや 840,左どの近 明波低膜などの安定な導促腱が譲ましい。作に、 透明専促膜の場合には、本TPRをアクテイプマ トリクス被晶銀示装置に適用した場合に、工程が 箇単化する利点がある。第1图(6)には、1回のマ スク工程で上記の導電版30、低抵抗 α-5;限20、高 抵抗 α-8;殴4 を息状に殺した状態を示す。 このエ 程は衆知のウェットエッチ,ブラズマエッチ,反 応性イオンエッチ,イオンエッチ努が用いられる。

特別唱G1- 51878(3)

第1図(3)では、ドレイン・ソース電視配線15,16 を選択的に設け、との単程配額15,16を少なく共 マスクの一部として露出する準電膜30。低抵抗な -81 腹20を選択除去し、ドレイン電極 5 及びソー ス世級6を形成した断面を示す。ドレイン・ソー ス堰極配線15,16の形成にあたっては、その前に 導電膜30の表面を逆スペッタ、イオンエッチ等で クリーニングすることが有効である。なりてのチ ャンネル部はとの場合導電膜30で投展されている ため、クリーニングで損傷を受けにくい。ドレイ ンセソース世極配設15 , 16 は、34 電威30 と同じ材 料やAA谷が用いられる。また、低抵抗 α-8;段20 の選択エッチ時化、オーバーエッチして高抵抗な --81 腹4まで造してもかまわない。 第1日(6)では 設面保設設 8を堆投し、ドレインやソース電極配 15,16,ゲート低極2の一部(図示せす)を野出 した状態を示す。 袋面保護 頗 8 としては 5 i 0 m , 8 iNII等のCVD艇やレジスト,ポリイミド樹脂の コーティングが用いられる。

遮光を必要とする場合には、表面保護膜 8 として

8 を堆積後選択エッチし、面柔電極とドレイン電極配線15及びゲート距極2,2'の一部(啓示せず)を設出した完成断面図を示す。 この例では、低抵抗 α-8; 製20上に遊覧膜を形成していないが、部1 図の例と同様導電製例えばエブロを形成することができる。

(祭明の効果)

上述の様に、本発明によれば、結抵抗 a-si i i i 4 と低抵抗 a-si i i 20 の界面には、酸化物等が形成されないので良好を接合を形成できる。低抵抗 a-si i i 20 と海電級 30 の界面についても同様である。また、低抵抗 a-si i i 20 または海電級 36・16 との界面は、高抵抗 a-si i 20 に損傷を与えずにクリーニングできるので、良好なコンタクトが得られると共に下アで性を愉性にするととはない。

以上により、良好なコンタクトを有したTPTが4回のマスク工程で形成できる。特に a-Bi TPTの様に、低温プロセスを必要とするものにおいては特に本発明は有効である。その結果、チャン

前記絶縁以と金属膜や高抵抗半導体膜等との多層 膜が用いるととができる。特に、 a-Bi_{1-x}042 を 変光膜として用いる場合には、特に絶縁膜も不要 とするとともできる。

ネル直列抵抗の小さい「PTが得られるので、駆動能力や周波数特性が改善される。主にブラズマCVDを用いた a-BiTPTを例に述べたが、光CVDや分子級やイオンピーム地役法による半導体港股を用いたTPT。p-BiTPT。Bivz外の半導体

可数を用いたTPTに本発明は適用され、工業的 金数は非常に高い。

図面の倒りな説明

第1図(()) (()) は、本発明によるTFTの製造工程に沿った断面図、第2図(()) (()) は従来のTFTの製造工程断面図、第8図(()) (()) は本発明を液晶設示用悲极に適用した製造工程断面図である。

以 上

出 駅 人 セイコー 近子工 媒株式会社 代 理 人 弁理士 最 上 務

